Abteilung Rechnerarchitektur

Themen

  • Parallelrechner zur Echtzeitdatenerfassung und Verarbeitung
  • Eingebettete Systeme

Schlagworte

Messdatenerfassung, Eingebettete Systeme, Parallelrechner, Echtzeit

Ausstattung

  • PC-Entwicklungs- und Simulationsrechner unter Linux und Windows

  • PC-Pool, Labor

  • C-Compiler aus dem Open-Source Bereich

Leistungsangebot an die Industrie

Bau von maßgeschneiderten Parallelrechnern für Echtzeitdatenerfasssung und -verarbeitung

 

Projektbeschreibung ConPar

Projekt ConPar -
Ein Parallelrechner zur Echtzeit-Emulation von Steuergeräten in Automobilen

Im Projekt ConPar wird eine Parallelrechnerarchitektur zur Emulation von Steuergeräten in Automobilen (ECUs) entwickelt und getestet. Die Aufgabe von ConPar ist es, kommerzielle ECUs in Echtzeit nachzuahmen und deren Software ohne Programmänderungen auszuführen. Voraussetzung dafür ist, dass die Programme AUTOSAR als Middleware verwenden. Aus der Sicht des Rechnerarchitekten muss ConPar Messwerte von Sensoren einlesen, multiple Tasks in Echtzeit verarbeiten und Ausgangssignale zu Steuerungs- und Regelungszwecken erzeugen. Typische Anwendungsgebiete von ConPar sind charakterisiert durch harte und weiche Echtzeitanforderungen bei kleiner und mittlerer Rechenleistung und niedrigem Stromverbrauch. Die Rechenleistung soll - trotz beschränkten Finanzbudgets - in weiten Grenzen von 2-256 ECUs skalierbar sein. Das Ziel von ConPar liegt in der Re-Zentralisierung von ECUs, deren Zahl bei grossen Limousinen mittlerweile die Größe von 100 erreicht hat, was zugleich der Grenze des Machbaren entspricht. Aufgrund der Komplexität dieses dezentralen Systems entstehen grosse Probleme beim Energie- und Platzverbrauch im Auto, sowie hohe Kosten bei der Verkabelung, bei der Zuverlässigkeit der Anwender-Software, sowie bei der Systemintegration und beim Test. Insbesonders die Systemzuverlässigkeit und -sicherheit wird gegenwärtig nur durch hohe Herstellungskosten und durch viel Manpower in der Designphase erreicht. Dies ist der Stand der Technik bei der ECU-Installation und Kopplung im Auto, der von „Green IT“ weit entfernt ist.
ConPar wird im Maximalausbau bis zu 256 ECUs durch eine einzige Hardware-Einheit ersetzen können. Das ConPar-Verbindungsnetzwerk zur Peripherie wird auf CarRing II basieren und nicht mehr auf einem klassischen Kabelbaum. Als ECUs werden Soft Core-Prozessoren eingesetzt; derzeit auf Basis von Virtex 4 bzw. Virtex 5 FPGAs von Xilinx. Pro FPGA können dadurch einige Dutzend Soft Core-Prozessoren emuliert werden. Ab Virtex 6 werden es einige Hundert sein, die durch programmierbare Logik emuliert werden. Die Grundidee bei ConPar liegt darin, die AUTOSAR-Kommunikations- und Betriebsystemschnittstelle auf Chip-interne VHDL-Aufrufe abzubilden und das Prozess-Scheduling durch ein sog. Space Sharing zu ersetzen. Space Sharing statt Time Sharing bedeutet, dass jede Task einen eigenen Soft Core-Prozessor auf demselben FPGA-Chip erhält, sowie eigenen Speicher und Zugang zur Peripherie, sofern die Task diese Ressourcen benötigt. D.h., die Hardware der ECU, auf der bislang die Software der Automobilzulieferer ausgeführt wurde, wird virtualisiert und jeder Prozess erhält die Hardware-Ressourcen, die er benötigt, in Form von programmierbarer Logik. Um dies zu erreichen, wird für die Kommunikation ein blockierungsfreies Verbindungsnetzwerk vom Benes-Typ inkl. eines dezentralen Routings eingesetzt. Dies erlaubt eine deterministische Latenz beim Austausch von Datenrahmen zwischen Tasks. Dadurch entfällt das bei Echtzeit-Anwendungen kritische Task Scheduling (= Time Sharing), dessen Komplexität andernfalls angesichts von Multi Core CPUs in Zukunft drastisch zunehmen wird. Bei Many Core-Architekturen ist Echtzeit-Time Sharing sogar ungelöst. All diese Probleme werden durch Space Sharing umgangen. Zusätzlich wird durch Space Sharing die Task-Isolation im Fehlerfall verbessert. Es wird schliesslich in etwas fernerer Zukunft angestrebt, aus der gegebenen Menge an Tasks und deren Kopplung in einer kommerziellen ECU, automatisch die benötigten Task-Ressourcen zu extrahieren und auf dem FPGA mit entsprechender Rechnerunterstützung zu synthetisieren. Allerdings werden die für den tatsächlichen Einsatz im Auto sehr wichtigen Aspekte der Betriebszuverlässigkeit und -Sicherheit nicht Gegenstand des ConPar-Projekts sein, sondern einem Nachfolgeprojekt vorbehalten bleiben.
Insgesamt beruht ConPar auf einer Multi- oder Many Core-Architektur mit Interprozess- und Inter-ECU-Kommunikation in Echtzeit sowie Space Sharing statt Time Sharing.

 

Project Conpar -
A Parallel Computer for the Real-Time Emulation of Electronic Controller Units in Cars

In the ConPar project, a parallel computer architecture is developed for the emulation of electronic controller units (ECUs) in cars. This architecture is tested in a protoype. ConPar’s mission is to emulate commercial ECUs in real time and to execute their software without modifications. Prerequisite for this is that the software uses the AUTOSAR standard as middleware. From the point of view of a computer architect, ConPar has to read-in measurement data from sensors, process multiple tasks in real time, and generate output command values for feed forward and feed back control. Typical application areas of ConPar are characterized by hard and soft real-time requirements, combined with low or medium computing power and low energy consumption. Computing power should be easily scalable from 2-256 ECUs under the boundary condition of low financial budget. The aim of ConPar is the re-centralization of ECUs because their number has already reached a limit of 100 which is also the borderline of feasability. Due to the complexity of this decentralized system, high consumption of space and energy in the car results, as well as high costs and problems in cabling, reliability of the application software, system integration and test. Especially system reliability and safety is currently only achieved by high production costs and by a lot of man power in the design phase of the system. This is the state of the art in ECU installation and coupling in the car which is far away from „Green IT“.
ConPar will replace up to 256 ECUs in its maximum configuration by one single hardware unit. ConPar’s interconnection network to the periphery will be based on CarRing II and no longer on a classical cable tree. Soft core processors will be used as ECU replacement, currently on basis of Virtex 4 and Virtex 5 FPGAs from Xilinx. Thus, several dozens of ECUs can be emulated per FPGA. Virtex 6 will allow the emulation of several hundreds of ECUs by programmable logic. The basic idea of ConPar is to map the AUTOSAR application programming interface to communication and other system calls onto chip-internal VHDL calls, and to replace process scheduling by so-called space sharing. Space sharing instead of time sharing means that each task is allocated to an own soft core processor on the same FPGA chip, together with own memory and I/O access, if the task needs such resources. As a concequence, the hardware of the ECU that has executed the car supplier’s software is virtualized, and each process gets the needed hardware resources by means of programmable logic. To achieve this, a non-blocking interconnection network of the Benes typ is employed with decentralized routing. This allows for deterministic latency in data frame exchange between tasks. Thus, the task scheduling, i.e. time sharing that is critical in real-time applications is omitted. Scheduling complexity will otherwise drastically increase in the future in the view of multi core CPUs. Totally unsolved is real-time scheduling problem in many core CPUs. All these obstacles are circumvented by the space sharing method. Furthermore, space sharing improves task isolation in the case of errors. Finally, it is íntended in the farer future to automatically extract the needed hardware resources of each task out of the given set of tasks and their coupling in a commercial ECU and to synthesize these resources onto a FPGA with appropriate computer aid. However, the very important aspects of operation reliability and safety which are mandatory for applications in a real car will be left out in the ConPar project and preserved for a successor project.
To summarize, ConPar is based on a multi- or many core architecture with interprocess and inter-ECU communication in real time, together with space sharing instead of time sharing.

 

FPGA-Platine für ConPar

Ansprechpartner: Dipl.-Ing. (FH) Stefan Aust, Prof. Richter

Buchprojekt

Es wird an einem Buch in Englisch über Parallelrechner gearbeitet, das u.a. die Rechner Cray X1E/XT3/XD1, IBM Blue Gene/L, NEC SX-8, SGI Altix und HP AlphaServer SC hinsichtlich Aufbau und Verbindungsnetzwerk beschreibt. Das Buch ist als Fortsetzung zum mittlerweile vergriffenen Buch Verbindungsnetzwerke für Parallele und Verteilte Systeme, Spektrum Akademischer Verlag gedacht.

 

 

Kontakt  Suche  Sitemap  Datenschutz  Impressum
© TU Clausthal 2017